DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 04806721

METHOD AND DEVICE FOR MANUFACTURING THIN-FILM SEMICONDUCTOR

ELEMENT

PUB. NO.:

07-099321 [JP 7099321 A]

PUBLISHED:

April 11, 1995 (19950411)

INVENTOR(s): HARA MASATERU

SANO NAOKI

SAMEJIMA TOSHIYUKI

KONO ATSUSHI

SEKIYA MITSUNOBU KANETANI YASUHIRO

YANO MICHIHISA

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

05-273051 [JP 93273051]

FILED:

October 05, 1993 (19931005)

INTL CLASS:

[6] H01L-029/786; H01L-021/20; H01L-021/205; H01L-021/324;

H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 36.1 (LABOR

SAVING DEVICES -- Industrial Robots)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R020 (VACUUM TECHNIQUES);

R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS)

ABSTRACT

PURPOSE: To manufacture a thin-film semiconductor element having high performance and high reliability with excellent uniformity by forming a clean semiconductor/insulating film interface having high quality and hydrogenating a semiconductor thin-film without generating a large change in electric conductivity.

CONSTITUTION: An a-Si:H thin-film formed onto a wafer is melted and recrystallized in a laser annealing chamber C(sub 3) by the irradiation of laser beams to form a polycrystalline Si thin-film, the wafer is carried into a CVD chamber C(sub 1) without exposure to atmospheric air, and a gate insulating film is formed onto the clean surface of the polycrystalline Si thin-film in the CVD chamber C(sub 1). The a-Si:H thin-film is melted and recrystallized in the laser annealing chamber C(sub 3) to form the polycrystalline Si thin-film, and the wafer is carried into a hydrogenating chamber without exposure in atmospheric air, and the polycrystalline Si thin-film is hydrogenated by plasma in the hydrogenating chamber.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

010908155

Image available

WPI Acc No: 1996-405106/199641

XRAM Acc No: C96-127212

XRPX Acc No: N96-341294

Thin film semiconductor element mfr. e.g. TFT - involves forming polycrystalline silicon@ thin film in laser annealing chamber under reduced pressure conditions after which it is conveyed to CVD and

hydrogenation chambers

Patent Assignee: SONY CORP (SONY)

Inventor: HARA M; KANAYA Y; KOHNO A; SAMESHIMA T; SANO N; SEKIYA M; YANO

M

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No

Kind Date

Applicat No

Kind Date Week

JP 7099321

Α

19950411 JP 93273051

Α 19931005 199641 B

US 5648276

Α 19970715 US 94250679 Α

19940526 199734

Priority Applications (No Type Date): JP 93148470 A 19930527

Patent Details:

Patent No Kind Lan Pg Main IPC

Filing Notes

JP 7099321

A 17

US 5648276

Α 30

Abstract (Basic): JP 7099321 A

The method involves forming an amorphous Si:H thin film onto a wafer which is dissolved and the beam which recrystallized by irradiating laser light in a laser annealing chamber (C3) under reduced pressure or inert gas environment, thus forming a polycrystalline Si thin film. A gate insulating film is formed over the clean surface of the polycrystalline thin film within the CVD chamber.

Then, the wafer is conveyed into a CVD chamber (C1) without exposing into atmosphere. The wafer is then passed into a hydrogenation chamber (5) without exposing into atmosphere, to perform plasma hydrogenation of the polycrystalline Si thin film.

ADVANTAGE - Realizes thin film semiconductor element with high performance characteristics and high reliability. Raises mfr efficiently. Obtains element with good homogeneity. Dwg.1/22

Title Terms: THIN; FILM; SEMICONDUCTOR; ELEMENT; MANUFACTURE; TFT; FORMING; POLYCRYSTALLINE; SILICON; THIN; FILM; LASER; ANNEAL; CHAMBER; REDUCE; PRESSURE; CONDITION; AFTER; CONVEY; CVD; HYDROGENATION; **CHAMBER**

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/336; H01L-029/786 International Patent Class (Additional): H01L-021/20; H01L-021/205;

H01L-021/324

File Segment: CPI; EPI

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-99321


(43)公開日 平成7年(1995)4月11日

(51) Int.CL ⁶ H 0 1 L 29/786 21/20 21/205	識別記号	庁内整理番号	FI	技術表示箇所
		8122-4M		
		9056-4M 9056-4M	H01L	29/ 78 3 1 1 Y 3 1 1 G
			未請求 請求事	回の数17 FD (全 17 頁) 最終頁に続く
(21)出願番号	特顯平5-273051		(71)出顧人	000002185 ソニー株式会社
(22)出顧日	平成5年(1993)10月	₹5日	(72)発明者	東京都品川区北品川6丁目7番35号 原 昌輝
(31) 優先権主張番号 (32) 優先日	特願平5-148470 平 5 (1993) 5 月27日	∃		東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
(33)優先権主張国	日本(JP)		(72)発明者	佐野 直樹 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
·			(72)発明者	飲島 俊之 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
			(74)代理人	弁理士 杉浦 正知 最終頁に続く

(57) 【要約】

【目的】 清浄で高品質な半導体/絶縁膜界面を形成し、あるいは電気伝導度の大きな変化を生じることなく半導体薄膜を水素化することにより、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造する。

【構成】 ウェハー上に形成されたa-Si:H薄膜をレーザアニール室 C_3 内でレーザ光の照射により溶融再結晶化して多結晶Si 薄膜を形成した後、大気にさらすことなくウェハーをCVD室 C_1 内に搬送し、このCVD室 C_1 内で多結晶Si 薄膜の清浄な表面上にゲート絶縁膜を形成する。また、a-Si:H 薄膜をレーザアニール室 C_3 内で溶融再結晶化して多結晶Si 薄膜を形成した後、大気にさらすことなくウェハーを水素化室内に搬送し、この水素化室内で多結晶Si 薄膜をプラズマ水素化する。



【特許請求の範囲】

【請求項1】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化し、

上記溶融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま、上記溶融再結晶化された上記半導体薄膜上に絶縁膜を形成する工程に移るようにしたことを特徴とする薄膜半導体素子の製造方法。

【請求項2】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化し、

上記溶融再結晶化された上記半導体薄膜が形成された上 記基板を滅圧下または不活性ガス雰囲気中に保持したま ま、上記溶融再結晶化された上記半導体薄膜を水素化す る工程に移るようにしたことを特徴とする薄膜半導体素 子の製造方法。

【請求項3】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化し、

上記溶融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま、上記溶融再結晶化された上記半導体薄膜を水素化する工程に移り、

上記溶融再結晶化された上記半導体薄膜を水素化した 後、上記溶融再結晶化および水素化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま、上記溶融再結晶化および水素化された上記半導体薄膜上に絶縁膜を形成する工程に移るようにしたことを特徴とする薄膜半導体素子の製造方法。

【請求項4】 上記半導体薄膜に光を照射することにより上記溶融再結晶化を行うようにしたことを特徴とする請求項1、2または3記載の薄膜半導体素子の製造方法。

【請求項 5 】 上記光はレーザ光であることを特徴とする請求項 4 記載の薄膜半導体素子の製造方法。

【請求項6】 プラズマCVD法により上記絶縁膜を形成するようにしたことを特徴とする請求項1、3、4または5記載の薄膜半導体素子の製造方法。

【請求項7】 上記溶融再結晶化された上記半導体薄膜が形成された上記基板を励起された水素ガス雰囲気中に保持することにより上記溶融再結晶化された上記半導体薄膜を水素化するようにしたことを特徴とする請求項2、3、4または5記載の薄膜半導体素子の製造方法。

【請求項8】 上記溶融再結晶化された上記半導体薄膜が形成された上記基板を10mTorr以下の圧力の水素ガス雰囲気中に保持し、上記水素ガスを電子サイクロトロン共鳴を用いて励起し、上記励起された上記水素ガスを用いて上記溶融再結晶化された上記半導体薄膜を水素化するようにしたことを特徴とする請求項2、3、4

または5記載の薄膜半導体素子の製造方法。

【請求項9】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化するための第1の処理室と、

上記溶融再結晶化された上記半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、

上記溶融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第2の処理室に移すように構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項10】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融 再結晶化するための第1の処理室と、

上記溶融再結晶化された上記半導体薄膜を水素化するための第3の処理室とを有し、

上記溶融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第3の処理室に移すように構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項11】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融 再結晶化するための第1の処理室と、

上記溶融再結晶化された上記半導体薄膜を水素化するための第3の処理室と、

上記溶融再結晶化および水素化された上記半導体薄膜上 に絶縁膜を形成するための第2の処理室とを有し、

上記溶融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第3の処理室に移すとともに、上記溶融再結晶化および水素化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第3の処理室から上記第2の処理室に移すように構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項12】 上記半導体薄膜に光を照射することにより上記溶融再結晶化を行うようにしたことを特徴とする請求項9、10または11記載の薄膜半導体素子の製造装置。

【請求項13】 上記光はレーザ光であることを特徴とする請求項12記載の薄膜半導体素子の製造装置。

【請求項14】 プラズマCVD法により上記絶縁膜を 形成するようにしたことを特徴とする請求項9、11、 12または13記載の薄膜半導体素子の製造装置。

【請求項15】 上記第1の処理室は光照射用の窓を有する真空室であることを特徴とする請求項9、10または11記載の薄膜半導体素子の製造装置。

【請求項16】 上記第3の処理室は上記水素ガスの導入口と上記水素ガスを励起するための電極機構とを有す

る真空室であることを特徴とする請求項10または11 記載の薄膜半導体素子の製造装置。

【請求項17】 上記電極機構は平行平板電極を有し、 上記平行平板電極のうちの上記半導体薄膜に対向する側 の電極はメッシュ電極であることを特徴とする請求項1 6記載の薄膜半導体素子の製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、薄膜半導体素子の製造方法および製造装置に関し、例えば薄膜トランジスタ (TFT)の製造に適用して好適なものである。

[0002]

【従来の技術】近年、アクティブ・マトリクス型の液晶ディスプレイにおける画素スイッチング素子などとして、多結晶シリコン(Si)薄膜を用いたTFT(以下「多結晶SiTFT」という)が注目されている。この多結晶SiTFTは、殆ど全ての場合、基板から見て活性層の上側にゲート電極がある、いわゆるトップゲート構造を有する。

【0003】このトップゲート構造を有する多結晶SiTFTの製造においては、基板上にプラズマCVD法により形成された水素化アモルファスSi薄膜(以下「aーSi:H薄膜」という)を真空中で熱や光エネルギーを用いて結晶化することにより多結晶Si薄膜に変えた後、この多結晶Si薄膜上にゲート絶縁膜を形成するのが一般的である。従来、このゲート絶縁膜の形成は、aーSi:H薄膜を多結晶Si薄膜に変えた後に一度真空を破ってから行っている(例えば、Extended Abstracts on SSDM, 967(1990) および応用電子物性分科会研究報告JSAP CatalogNo:AP902204 No. 432, 19(1990))。

【0004】一方、結晶性薄膜の欠陥を低減させる方法 としてプラズマ水素化が知られており、広く応用されて いる (IEEE, EDL vol. 10(1989)123) 。

[0005]

【発明が解決しようとする課題】しかしながら、上述のように多結晶Si薄膜形成後に一度真空を破ってしまうと、この多結晶Si薄膜の清浄な表面に水や炭化水素物の分子が吸着して汚染されたり、ガス種との反応により表面が変質(酸化など)してしまう。このように表面が汚染されたり変質したりした多結晶Si薄膜上にゲート絶縁膜を形成すると、トランジスタの性能(オン電流、しきい値電圧、サブスレッショルド・スウィング・ファクターなど)や信頼性(絶縁耐圧など)および均一性(ウェハー内特性)に悪影響が生じるという問題があった。

【0006】一方、結晶性薄膜の欠陥を低減させるために上述の従来のプラズマ水素化を行うときには、特にこの結晶性薄膜が多結晶Si薄膜の場合、その表面にSiO2膜が形成されていると、プラズマ水素化の処理によって、この多結晶Si薄膜の電気伝導度が大きく変化し

てしまうことが報告されている Mat. Res. Symp. Proc. E5,4(1992))。すなわち、上述の従来のプラズマ水素化法においては、レーザ結晶化法を用いて基板上に多結晶Si薄膜を形成し、次にプラズマ水素化を行うときに基板を一旦大気中に取り出すので、このときに多結晶Si薄膜の表面が大気にさらされて自然酸化膜が形成される。そして、この状態で多結晶Si薄膜のプラズマ水素化を行うと、図22に示すように、この多結晶Si薄膜の電気伝導度が数析も変化する。このような電気伝導度の大きな変化は、薄膜半導体素子の特性のばらつきの原因となり、問題である。

[0007] 従って、この発明の目的は、清浄で髙品質な半導体/絶縁膜界面を形成することができることにより、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる薄膜半導体素子の製造方法および製造装置を提供することにある。

【0008】この発明の他の目的は、電気伝導度の大きな変化を生じることなく半導体薄膜を水素化することができることにより、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる薄膜半導体素子の製造方法および製造装置を提供することにある。この発明の上記目的および他の目的は、本明細書の以下の記述より明らかとなるであろう。

[0009]

【課題を解決するための手段】上記目的を達成するために、この発明の第1の発明による薄膜半導体素子の製造方法は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化し、溶融再結晶化された半導体薄膜が形成された基板

(1)を滅圧下または不活性ガス雰囲気中に保持したまま、溶融再結晶化された半導体薄膜上に絶縁膜を形成する工程に移るようにしている。

【0010】この発明の第2の発明による薄膜半導体素子の製造方法は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま、溶融再結晶化された半導体薄膜を水素化する工程に移るようにしている。

【0011】この発明の第3の発明による薄膜半導体素子の製造方法は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま、溶融再結晶化された半導体薄膜を水素化する工程に移り、溶融再結晶化された半導体薄膜を水素化した後、溶融再結晶化および水素化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま、溶融再結晶化および水素化された半導体薄膜上に絶縁膜を形成する工程に移るようにしている。

【0012】この発明の第1の発明、第2の発明および第3の発明による薄膜半導体素子の製造方法において、半導体薄膜の溶融再結晶化は、半導体薄膜にエネルギーを照射することにより行うことができる。具体的には、このエネルギー照射は、レーザ光やランプ(赤外線ランプなど)による光などを用いて行うことができる。この発明の第1の発明、第2の発明および第3の発明による薄膜半導体素子の製造方法の好適な一実施形態においては、半導体薄膜にレーザ光を照射することにより溶融再結晶化を行う。

【0013】この発明の第1の発明および第3の発明による薄膜半導体素子の製造方法において、絶縁膜の形成は、例えばCVD法により行うことができる。この発明の第1の発明および第3の発明による薄膜半導体素子の製造方法の好適な一実施形態においては、プラズマCVD法により絶縁膜を形成する。

【0014】この発明の第2の発明および第3の発明による薄膜半導体素子の製造方法においては、典型的には、溶融再結晶化された半導体薄膜が形成された基板を励起された水素ガス雰囲気中に保持することにより、溶融再結晶化された半導体薄膜を水素化する。

【0015】この発明の第2の発明および第3の発明による薄膜半導体素子の製造方法においては、好適には、溶融再結晶化された半導体薄膜が形成された基板を10mTorr以下の圧力の水素ガス雰囲気中に保持し、水素ガスを電子サイクロトロン共鳴を用いて励起し、励起された水素ガスを用いて溶融再結晶化された半導体薄膜を水素化する。

[0016] この発明の第4の発明による薄膜半導体素子の製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶融再結晶化された半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第2の処理室に移すように構成されている。

【0017】この発明の第5の発明による薄膜半導体素子製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶融再結晶化された半導体薄膜を水素化するための第3の処理室とを有し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第3の処理室に移すように構成されている。

【0018】この発明の第6の発明による薄膜半導体素子製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶融再結晶化された半導体薄膜を水素化するための第3の処理室と、溶融再

結晶化および水素化された半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第3の処理室に移すとともに、溶融再結晶化および水素化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第3の処理室から第2の処理室に移すように構成されている。

【0019】この発明の第4の発明、第5の発明および 第6の発明による薄膜半導体素子の製造装置において、 半導体薄膜の溶融再結晶化は、この発明の第1の発明、 第2の発明および第3の発明による薄膜半導体素子の製 造方法と同様に、半導体薄膜にレーザ光やランプ(赤外 線ランプや紫外線ランプなど)による光などを照射する ことにより行うことができる。

[0020] この発明の第4の発明および第6の発明による薄膜半導体素子の製造装置において、絶縁膜の形成は、プラズマCVD法などのCVD法により行うことができる。

【0021】この発明の第4の発明、第5の発明および 第6の発明による薄膜半導体素子の製造装置において、 第1の処理室は、典型的には、光照射用の窓を有する真 空室である。

【0022】この発明の第4の発明および第6の発明による薄膜半導体素子の製造装置において、第3の処理室は、典型的には、水素ガスの導入口と水素ガスを励起するための電極機構とを有する真空室である。好適には、この電極機構は平行平板電極を有し、この平行平板電極のうちの半導体薄膜に対向する側の電極はメッシュ電極である。

[0023]

【作用】この発明の第1の発明による薄膜半導体素子の 製造方法によれば、半導体薄膜を溶融再結晶化して多結 晶半導体薄膜に変えた後、大気にさらすことなく、この 多結晶半導体薄膜の清浄な表面上に絶縁膜を形成するこ とができるので、清浄で高品質な半導体/絶縁膜界面を 形成することができ、これによって高性能かつ高信頼性 の薄膜半導体素子を良好な均一性で製造することができ る。

【0024】この発明の第2の発明による薄膜半導体素子の製造方法によれば、半導体薄膜を溶融再結晶化して多結晶半導体薄膜に変えた後、大気にさらすことなく、この多結晶半導体薄膜の表面を清浄に保ったままこの多結晶半導体薄膜を水素化することができるので、上述の従来のプラズマ水素化法を用いた場合に生じる電気伝導度の異常な変化を防止することができ、これによって高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

[0025] この発明の第3の発明による薄膜半導体素 子の製造方法によれば、半導体薄膜を溶融再結晶化して 多結晶半導体薄膜に変えた後、大気にさらすことなく、この多結晶半導体薄膜の清浄な表面上への絶縁膜の形成およびこの多結晶半導体薄膜の水素化を行うことができるので、清浄で高品質な半導体/絶縁膜界面を形成することができるとともに、上述の従来のプラズマ水素化法を用いた場合に生じる電気伝導度の異常な変化を防止することができ、これによって高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

【0026】この発明の第4の発明による薄膜半導体素子の製造装置によれば、この発明の第1の発明による薄膜半導体素子の製造方法と同様に、清浄で高品質な半導体/絶縁膜界面を形成することができることにより、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

【0027】この発明の第5の発明による薄膜半導体素子の製造装置によれば、この発明の第2の発明による薄膜半導体素子の製造方法と同様に、表面を清浄に保ったまま多結晶半導体薄膜を水素化することができることにより上述の従来のプラズマ水素化法を用いた場合に生じる電気伝導度の異常な変化を防止することができるので、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

[0028] この発明の第6の発明による薄膜半導体素子の製造装置によれば、この発明の第3の発明による薄膜半導体素子の製造方法と同様に、清浄で高品質な半導体/絶縁膜界面を形成することができ、かつ表面を清浄に保ったまま多結晶半導体薄膜を水素化することができることにより上述の従来のプラズマ水素化法を用いた場合に生じる電気伝導度の異常な変化を防止することができるので、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

[0029]

【実施例】以下、この発明の実施例について図面を参照 しながら説明する。なお、実施例の全図において、同一 または対応する部分には同一の符号を付す。

【0030】まず、この発明の実施例において多結晶SiTFTの製造に使用するマルチチャンバー型の薄膜半導体素子製造装置について説明する。

【0031】図1に示すように、この薄膜半導体素子製造装置は、絶縁膜形成用のCVD室 C_1 、a-Si:H 薄膜形成用のCVD室 C_2 、レーザアニール室 C_3 およびこれらの間の試料の搬送を行うロボット室 C_4 を有する。ロボット室 C_4 においては、ロボットアームAにより試料の搬送が行われる。

【0032】この場合、 $CVD室C_1$ 、 C_2 は、ドライポンプ P_1 、ターボ分子ポンプ(TMP) P_2 およびクライオトラップ T_1 を有する真空排気系により真空排気することができるようになっている。 $V_1 \sim V_6$ はバルブを示す。また、レーザアニール室 C_3 は、ドライポンプ P_3 、 $TMPP_4$ およびクライオトラップ T_2 を有す

る真空排気系により真空排気することができるようになっている。 $V_7 \sim V_{12}$ はバルブを示す。さらに、ロボット室 C_4 は、ドライボンプ P_5 、TMP P_6 およびクライオトラップ T_3 を有する真空排気系により真空排気することができるようになっている。 $V_{13} \sim V_{16}$ はバルブを示す。

[0033] CVD室C₁、C₂においては、本出願人 により先に提案されたリモートプラズマCVD法(特開 平5-21393号公報)と呼ばれるプラズマCVD法 を用いてそれぞれ絶縁膜およびa-Si:H薄膜の形成 が行われる。これらのCVD室 C_1 、 C_2 の構成の一例 を図2に示す。図2において、SWはステンレス鋼製の 外壁、QWは石英製の外壁、UEは上部電極、LEは下 部電極、MEはメッシュ電極、QRは多数の穴(図示せ ず)が形成された石英リングを示す。ここで、下部電極 LEは接地され、上部電極UEに高周波電力が印加され るようになっている。メッシュ電極MEには可変の電圧 が印加される。そして、このCVD室内でリモートプラ ズマCVDを行うには、下部電極LE上に試料、例えば ガラスウェハー1を載せ、このCVD室内にSi原料と してのSiH4ガスなどを外部から導入するとともに、 形成すべき膜の種類に応じたガス(Ar、He、N 2 O、O2 、NH3 など) を外部から石英リングQR内 に導入してその穴からCVD室内に導入し、上部電極U Eに高周波電力を印加することによりメッシュ電極ME の上側の空間にプラズマPLを形成し、ガラスウェハー 1上に所望の膜を形成する。

【0034】レーザアニール室C3の構成の一例を図3 に示す。図3において、SWはステンレス鋼製の外壁、 UEは上部電極、LEは下部電極、QRは多数の穴が形 成された石英リングを示す。上部電極UEは、直線導入 機LFにより直線移動することができるようになってい る。また、図3において、ORはOリング、Wは石英窓 を示す。そして、このレーザアニール室C3内でレーザ アニールを行うには、下部電極LE上に試料、例えばガ ラスウェハー 1 を載せ、雰囲気として用いるガス(A r、H2、O2、Heなど)を外部から石英リングQR 内に導入してその穴からレーザアニール室 C 3 内に導入 し、そのガス雰囲気中で、外部に設けられた例えばエキ シマーレーザによるレーザ光しを石英窓Wを通してガラ スウェハー1に照射する。この照射時には、直線導入機 LFにより上部電極UEを下部電極LEからずれた位置 に移動し、この上部電極UEがレーザ光しの照射の妨げ とならないようにする。

【0035】次に、上述のように構成された薄膜半導体素子製造装置を用いて多結晶SiTFTを製造する方法について説明する。

【0036】図4はこの発明の第1実施例によるnチャネル多結晶SiTFTの製造方法を示す。この第1実施例によるnチャネル多結晶SiTFTの製造方法におい

ては、まず、図4Aに示すように、例えば超音波有機洗 浄を行った清浄なガラスウェハー1を用意する。

【0037】次に、図4Bに示すように、ガラスウェハー1上に通常のプラズマCVD法によりPドープのa‐Si: H蒋膜(以下「a‐Si: H、P薄膜」という)2を形成した後、このa‐Si: H、P薄膜2をフォトリソグラフィーおよびエッチングにより、チャネル部に対応する部分が除去されるようにパターニングする。このエッチングは例えばドライエッチングにより行われる。この状態における平面図を図5に示す。なお、このa‐Si: H、P薄膜2の膜厚は例えば20nmである。

【0038】次に、図4Cに示すように、通常のプラズマCVD法によりa-Si:H薄膜3を形成する。このa-Si:H 薄膜3の膜厚は例えば20nmである。

【0039】次に、図4Dに示すように、例えばドライエッチングによりa-Si:H、P 薄膜 2 およびa-Si:H 薄膜 3 をパターニングして島状化する。 この状態における平面図を図6 に示す。

【0040】次に、図4Dに示すガラスウェハー1を図1に示す薄膜半導体素子製造装置のレーザアニール室C3内に入れ、このレーザアニール室C3内で、図4Eに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si:H、P薄膜2およびa-Si:H薄膜3に照射して溶融再結晶化により多結晶Si薄膜4のうちのチャネル部となる部分以外の部分には、a-Si:H、P薄膜2中のPがドーピングされることにより、例えばn+型のソース領域5およびドレイン領域6が形成される。なお、レーザ光Lとしては、より具体的には、例えばXeC1エキシマーレーザによるレーザ光(波長308nm)やKrFエキシマーレーザによるレーザ光(波長248nm)などを用いることができる。

【0041】次に、図4Eに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室 C_4 のロボットアームAを用いて、大気にさらすことなく、絶縁膜形成用のCVD室 C_1 内に搬送する。そして、このCVD室 C_1 内で、図4Fに示すように、例えば S_1 O2 膜から成るゲート絶縁膜7をリモートプラズマCVD法により形成する。このゲート絶縁膜7の膜厚は例えば200nmである。

[0042] 次に、図4Fに示すガラスウェハー1を図1に示す薄膜半導体素子製造装置のCVD室C₁ から外部に取り出した後、図4Gに示すように、ゲート絶縁膜7の所定部分を例えばウェットエッチングにより除去してコンタクトホール7a、7bを形成する。この状態における平面図を図7に示す。

【0043】次に、図4Gに示すガラスウェハー1の全面に例えばA1膜を真空蒸着などにより形成した後、このA1膜を例えばウェットエッチングによりパターニン

グして、図4Hに示すように、ゲート電極8、ソース電極9およびドレイン電極10を形成する。この状態における平面図を図8に示す。なお、このA1膜の膜厚は例えば100nmである。以上により、目的とするnチャネル多結晶SiTFTが完成する。

【0044】以上のように、この第1実施例によれば、図1に示す薄膜半導体素子製造装置のレーザアニール室 C_3 内でレーザ光Lの照射による溶融再結晶化により多 結晶 S i 薄膜 4 を形成した後に、大気にさらすことなく ガラスウェハー1 をC V D 室 C_1 内に移動し、この C V D 室 C_1 内に移動し、この C V D 室 C_1 内で多結晶 S i 薄膜 4 の清浄な表面上にゲート 絶縁膜 7 を形成するようにしているので、多結晶 S i 下 膜 4 とゲート絶縁膜 7 との界面を清浄で高品質なもの まることができる。これによって、性能(オン電流、しきい値電圧、サブスレッショルド・スウィング・ファクターなど)や信頼性(絶縁耐圧など)および均一性(ウェハー内特性)に優れたn チャネル多結晶 S i TFTを実現することができる。

【0045】次に、この発明の第2実施例によるnチャネル多結晶SiTFTの製造方法について説明する。図9はこの発明の第2実施例によるnチャネル多結晶SiTFTの製造方法を示す。

【0046】この第2実施例によるnチャネル多結晶SiTFTの製造方法においては、まず、図9Aに示すように、超音波有機洗浄を行った清浄なガラスウェハー1を用意する。

【0047】次に、図9Bに示すように、ガラスウェハー1上に通常のプラズマCVD法によりa-Si:H、P薄膜2を形成した後、このa-Si:H、P薄膜2をフォトリソグラフィーおよび例えばドライエッチングのようなエッチングにより、チャネル部に対応する部分が除去されるようにパターニングする。この状態における平面図は図5に示すと同様である。

【0048】次に、図9Bに示すガラスウェハー1を図1に示す薄膜半導体素子製造装置のCVD室 C_2 内に入れ、このCVD室 C_2 内で、図9Cに示すように、a-Si: H薄膜3をリモートプラズマCVD法により形成する。

【0049】次に、図9Cに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室 C_4 のロボットアームAを用いて、大気にさらすことなく、レーザアニール室 C_3 内に搬送する。そして、このレーザアニール室 C_3 内で、図9Dに示すように、例えばエキシマーレーザによるレーザ光Lを $a-S_i:H$ 、P薄膜2および $a-S_i:H$ 薄膜3 に照射して溶融再結晶化により多結晶 S_i 薄膜4に変化させる。この際、この多結晶 S_i 薄膜4のうちのチャネル部となる部分以外の部分は、 $a-S_i:H$ 、P薄膜2中のPがドーピングされることにより、例えばn+2となる。

【0050】次に、図9Dに示すガラスウェハー1を、

【0051】次に、図9Eに示すガラスウェハー1を図1に示す薄膜半導体素子製造装置のCVD室 C_1 内から外部に取り出した後、図9Fに示すように、例えばドライエッチングにより多結晶Si 薄膜4およびゲート絶縁膜7をパターニングして島状化する。この状態における多結晶Si 薄膜4のうちのn + 型の部分がそれぞれソース領域5およびドレイン領域6を構成する。この状態における平面図は図6に示すと同様である。

【0052】次に、図9Gに示すように、ゲート絶縁膜7の所定部分を例えばウェットエッチングにより除去してコンタクトホール7a、7bを形成する。この状態における平面図は図7に示すと同様である。

【0053】次に、図9Gに示すガラスウェハー1の全面に例えばA1膜を真空蒸着などにより形成した後、このA1膜を例えばウェットエッチングによりパターニングして、図9Hに示すように、ゲート電極8、ソース電極9およびドレイン電極10を形成する。この状態における平面図を図10に示す。

【0054】次に、図9Hに示すガラスウェハー1を図1に示す薄膜半導体素子製造装置のCVD室 C_1 内に入れ、このCVD室 C_1 内で、図9Iに示すように、例えば SiO_2 膜から成る層間絶縁膜11をリモートプラズマCVD法により形成する。この層間絶縁膜11によって、パターニングにより露出した多結晶Si薄膜4の側壁を覆うことができ、その露出を防止することができる。

【0055】次に、図9」に示すように、層間絶縁膜1 1の所定部分を例えばウェットエッチングにより除去し てコンタクトホール11a、11b、11cを形成す る。この状態における平面図を図11に示す。

【0056】次に、図9」に示すガラスウェハー1の全面に例えばA1膜を真空蒸着などにより形成した後、このA1膜を例えばウェットエッチングによりパターニングする。これによって、図9Kに示すように、目的とする厚さおよび形状のゲート電極8、ソース電極9およびドレイン電極10が形成される。この状態における平面図は図8に示すと同様である。以上により、目的とするnチャネル多結晶SiTFTが完成する。

【0057】以上のように、この第2実施例によれば、a-Si:H薄膜3の形成、溶融再結晶化による多結晶Si 薄膜4の形成およびゲート絶縁膜7の形成を、それぞれ図1に示す薄膜半導体素子製造装置のCVD室 C_2 、レーザアニール室 C_3 およびCVD室 C_1 内で、ガラスウェハー1を途中で大気にさらすことなく行って

いるので、多結晶Si薄膜4とゲート絶縁膜7との界面を清浄で高品質なものとすることができるとともに、a‐Si:H薄膜3の表面の汚染や変質を防止してこのa‐Si:H薄膜3およびa‐Si:H、P薄膜2の溶融再結晶化により形成される多結晶Si薄膜4も良質なものとすることができる。これによって、第1実施例と同様に、性能(オン電流、しきい値電圧、サブスレッショルド・スウィング・ファクターなど)や信頼性(絶縁耐圧など)および均一性(ウェハー内特性)に優れたnチャネル多結晶SiTFTを実現することができる。

【0058】ところで、半導体薄膜を多結晶半導体薄膜 にする方法としては、半導体薄膜を溶融再結晶化させる 方法と、半導体薄膜を固相成長させる方法とがある。後 者の半導体薄膜を固相成長させる方法では、大粒径の多 結晶半導体薄膜を形成することができるが、固相成長に より得られる多結晶半導体薄膜よりも溶融再結晶化によ り得られる多結晶半導体薄膜の方が膜質が良いことが知 られている (例えば、IEEE Trans. Electron Devices v ol. 38, 2058(1991))。従って、特性の良好なデバイスを 製造するためには、半導体薄膜を溶融再結晶化させるの が良い。この半導体薄膜の溶融再結晶化においては、ガ ラスウェハー上の半導体薄膜を溶融させる場合には、ガ ラスの融点が低いことにより基板全体を高温に保つこと ができないので、半導体薄膜だけを短時間加熱すること ができるエキシマーレーザなどによるレーザ光の照射が 好適に用いられる。

【0059】このように半導体薄膜を短時間溶融した場合に得られる多結晶半導体薄膜中の結晶粒の粒径は、半導体薄膜の膜厚によって制限される。また、出発物質としての半導体薄膜がa-Si:H薄膜のように膜中に多量の水素を含有している場合には、半導体薄膜を溶融させたときに爆発的に水素が放出されて膜が破壊されてしまうおそれがあるため、厚いa-Si:H薄膜ほど、多結晶Si薄膜化するのは困難である(例えば、Extended Abstracts on SDM, 967(1990))。このような理由により、例えば300℃程度の低温で、大粒径(例えば、50nm以上)の多結晶Si薄膜をa-Si:H薄膜から得ることは、従来は困難であった。

【0060】この問題を解決するために、溶融させた後の半導体薄膜を一度大気にさらしてから、再度、成膜および溶融を実行することが考えられるが、このようにしても結晶粒の粒径を増大させることはできない。なぜならば、このように半導体薄膜を溶融させた後に大気にさらしてしまうと、多結晶半導体薄膜の清浄な表面に水や炭化水素物の分子が吸着して表面が汚染されたり、ガス種との反応により表面が変質(酸化など)してしまうからである。このように汚染されたり変質したりした部分は結晶粒界となり、結晶成長の際のバリアーとして働くため、粒径の増大が妨げられるのである。

【0061】そこで、この問題を解決し、大粒径の多結

晶半導体薄膜、特に多結晶Si薄膜を形成することができる方法について図12を参照しながら説明する。

【0062】 すなわち、まず、例えば超音波有機洗浄を行った清浄なガラスウェハー1を図1に示す薄膜半導体素子製造装置の $CVD室C_2$ 内に入れる。そして、この $CVD室C_2$ 内で、図12Aに示すように、ガラスウェハー1上にa-Si: H薄膜3をリモートプラズマCVD法により形成する。

【0063】次に、図12Aに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室 C_4 のロボットアームAを用いて、大気にさらすことなく、レーザアニール室 C_4 内に搬送する。そして、このレーザアニール室 C_3 内で、図12Bに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si:H薄膜3に照射して溶融再結晶化により多結晶Si 薄膜4中の結晶粒を示す。

【0064】次に、図12Bに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室C4のロボットアームAを用いて、大気にさらすことなく、再びCVD室C2内に入れる。そして、このCVD室C2内で、図12Cに示すように、多結晶Si 薄膜4上にa-Si: H薄膜3をリモートプラズマCVD法によりに形成する。

【0065】次に、図12Cに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室C4のロボットアームAを用いて、大気にさらすことなく、再びレーザアニール室C3内に搬送する。そして、このレーザアニール室C3内で、図12Dに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si: H薄膜3および多結晶Si薄膜4に照射して溶融再結晶化を行わせる。これによって、図12Bに示す多結晶Si薄膜4に比べて厚く、結晶粒4aの粒径も大きい多結晶Si薄膜4が形成される。

【0066】以上のようなa-Si:H薄膜3の形成とレーザ光Lによる溶融再結晶化とを必要な回数だけ繰り返すことにより、大粒径の多結晶Si薄膜4を得ることができる。

【0067】この発明の第3実施例においては、上述のような大粒径の多結晶Si薄膜を形成する方法を用いてnチャネル多結晶SiTFTを製造する。

【0068】この第3実施例によるnチャネル多結晶SiTFTの製造方法においては、第2実施例によるnチャネル多結晶SiTFTの製造方法における図9Bに示す工程までプロセスを進めた後、図1に示す薄膜半導体素子製造装置を用いて、図9Cに示すa-Si:H薄膜3の形成と図9Dに示すレーザ光Lによる溶融再結晶化とを必要な回数だけ繰り返すことにより、十分に大粒径の多結晶Si薄膜4を形成する。例えば、a-Si:H、P薄膜2の膜厚を20nm、一回のリモートプラズ

マCVDにより形成されるa-Si:H薄膜3の膜厚を20nmとし、a-Si:H薄膜3の形成およびその後の溶融再結晶化を3回繰り返した場合には、膜厚が80nm、従って結晶粒4aの粒径が80nm程度と大粒径の多結晶Si薄膜4を形成することができる。

【0069】次に、このようにして大粒径化された多結晶Si薄膜4が形成されたガラスウェハー1を、図1に示す薄膜半導体素子製造装置のレーザアニール室 C_3 からCVD室 C_1 に大気にさらすことなく搬送する。そして、このCVD室 C_1 内で、図9Eに示すと同様に、多結晶Si 薄膜4の清浄な表面上にゲート絶縁膜7を形成する。この後、図9F~図9Kと同様にプロセスを進め、目的とするn チャネル多結晶Si TFTを完成させる。

【0070】以上のように、この第3実施例によれば、第2実施例によるnチャネル多結晶Si TFTの製造プロセスに、図12に示す多結晶Si 薄膜の大粒径化のプロセスを加えていることにより、特に電界効果移動度が例えば50 c m^2 / V·s以上と高い高性能のnチャネル多結晶Si TFTを実現することができる。

【0071】次に、この発明の第4実施例について説明する。図13はこの第4実施例において用いる薄膜半導体素子製造装置を示す。図13に示すように、この薄膜半導体素子製造装置は、レーザ光しの照射用の窓Wを有するレーザアニール室C3と、外部から導入される水素(H_2)をプラズマ化するための互いに対向した上部電極UE「および下部電極LE」を有する水素化室 C_5 が、図示省略した真空搬送系を介して結合された構成を有する。これらのレーザアニール室C3 および水素化室 C_5 が、図示省略した真空搬送系を介して結合された構成を有する。これらのレーザアニール室C3 および水素化室 C_5 は、それぞれ図示省略した真空排気系により例えば 2×10^{-7} Torr程度の圧力に真空排気可能となっている。

【0072】このように構成された図13に示す薄膜半 導体素子製造装置によれば、まず、あらかじめ例えばa -Si:H 薄膜3 が形成されたガラスウェハー1 をレーザアニール室 C_3 内に入れ、このレーザアニール室 C_3 内で、石英窓Wを介してa-Si:H 薄膜4 を形成した後、真空を破ることなく、ガラスウェハー1 を水素化室 C_5 内に搬送する。そして、この水素化室 C_5 内で、上部電極UE に高周波電力を印加することによりこの上部電極UE と下部電極LE との間に発生された水素プラズマにより、上述の溶融再結晶化により得られた多結晶Si 薄膜4 のプラズマ水素化を行う。

【0073】図14は上述のようにして溶融再結晶化およびプラズマ水素化を行うことにより得られた厚さ20nmの多結晶Si薄膜4の暗伝導度および光伝導度のプラズマ水素化時の水素ガス圧力依存性を測定した結果を示す。ただし、プラズマ水素化の条件は、水素ガス流量

100sccm、温度270℃、高周波電力5Wおよび水素化時間30秒である。また、図15は上述のようにして溶融再結晶化およびプラズマ水素化を行うことにより得られた厚さ20nmの多結晶Si薄膜4の暗伝導度および光伝導度のプラズマ水素化時の水素化時間依存性を測定した結果を示す。ただし、プラズマ水素化の条件は、水素ガス流量100sccm、温度270℃、高周波電力5Wおよび水素ガス圧力0.5Torrである。

【0074】図14からわかるように、水素ガス圧力が約0.5Torr以上で光伝導度が大きくなっており、このことからレーザ光しによる溶融再結晶化の際に多結晶Si薄膜4中に発生した欠陥が減少していることが確認された。また、図15からわかるように、水素化時間は約30秒以上であれば、良好なプラズマ水素化を行うことができる。さらに、図14および図15に示す特性には、図22に示したような電気伝導度の異常な変化は見られないことから、安定した水素化が行われたことがわかる。これは、上述のような真空中一貫プロセスにより、表面が清浄に保たれたまま多結晶Si薄膜4のプラズマ水素化が行われたことを示す。

【0075】以上のように、この第4実施例によれば、レーザアニール室 C_3 内で $a-S_1$: H薄膜 3の溶融再結晶化を行った後、これにより得られた多結晶 S_1 薄膜 4の表面を清浄に保ったまま水素化室 C_5 内でこの多結晶 S_1 薄膜 4のプラズマ水素化を行うことができるので、すでに述べた従来のプラズマ水素化法を用いた場合に生じる多結晶 S_1 薄膜 4の電気伝導度の異常な変化をなくすことができる。そして、この多結晶 S_1 薄膜 4を用いてTFTなどの薄膜半導体素子を形成することにより、薄膜半導体素子の特性のばらつきを抑えることができる。

【0076】次に、この発明の第5実施例について説明する。図16はこの第5実施例において用いる薄膜半導体素子製造装置を示す。図16に示すように、この薄膜半導体素子製造装置は、レーザアニール室と水素化室とが一体化された単一のレーザアニールおよび水素化室C6を有する。このレーザアニールおよび水素化室C6は、図示省略した真空排気系により例えば 2×10^{-7} Torr程度の圧力に真空排気可能になっている。このレーザアニールおよび水素化室C6においては、図示省略した直線導入機により図16中左右方向に移動可能なプラズマ放電用の上部電極UE"が設けられている。図示は省略するが、この場合、ガラスウェハー1は下部電極上に置かれている。なお、このレーザアニールおび水素化室C6は、より具体的には、図3に示すレーザアニール室C3と同様に構成することができる。

【0077】このように構成された図16に示す薄膜半 導体素子製造装置によれば、レーザアニールおよび水素 化室C6内で、まず、上部電極UE"をガラスウェハー 1の上方から外れた位置に移動させた状態で、ガラスウ ェハー1上にあらかじめ形成された例えばa-Si:H 薄膜 3に石英窓Wを介してレーザ光Lを照射して溶融再結晶化を行う。次に、上部電極UE"をガラスウェハー1の上方に移動させた後、レーザアニールおよび水素化室 C_6 内に水素ガスを導入する。次に、この上部電極UE"に高周波電力を印加することにより水素ガスのプラズマ放電を起こさせ、上述の溶融再結晶化により形成された多結晶Si 薄膜のプラズマ水素化を行う。

【0078】この第5実施例によっても、第4実施例と同様に、a-Si:H薄膜3の溶融再結晶化を行った後、これにより得られる多結晶Si薄膜の表面を清浄に保ったままこの多結晶Si薄膜のプラズマ水素化を行うことができるので、この多結晶Si薄膜の電気伝導度の異常な変化が生じるのを防止することができる。

【0079】次に、この発明の第6実施例について説明する。図17はこの第6実施例において用いる薄膜半導体素子製造装置を示す。図17に示すように、この薄膜半導体素子製造装置は、水素化室C5内の下部電極がメッシュ電極ME、となっており、上部電極UE、とこのメッシュ電極ME、との間に水素プラズマPL、を発生させることができるようになっている。その他の構成は第4実施例において用いた図13に示す薄膜半導体素子製造装置と同様であるので、説明を省略する。

【0080】このように構成された図17に示す薄膜半導体素子製造装置によれば、まず、レーザアニール室 C_3 内で、ガラスウェハー1上の $a-S_i$: H薄膜3にレーザ光Lを照射して溶融再結晶化を行った後、真空を破ることなくガラスウェハー1を水素化室 C_5 内に搬送し、この水素化室 C_5 内で、上部電極UE およびメッシュ電極ME間に発生された水素プラズマにより、上述の溶融再結晶化により得られた多結晶 S_i 薄膜4のリモートプラズマ水素化を行う。

【0081】この第6実施例によれば、第4実施例と同様に、多結晶Si薄膜4のプラズマ水素化により電気伝導度の異常な変化が生じるのを防止することができるほか、次のような利点も得ることができる。すなわち、この第6実施例においては、プラズマ水素化に用いられる水素プラズマPL は上部電極UE およびメッシュ電極ME間に閉じ込められるため、プラズマ水素化時に高エネルギーのイオンが多結晶Si薄膜4に照射されることがない。そして、電荷のない中性の水素原子のみがメッシュ電極ME を通って多結晶Si薄膜4の水素化に寄与する。このため、プラズマ水素化時に多結晶Si薄膜4に欠陥が発生するのを防止することができる。

【0082】次に、この発明の第7実施例について説明する。図18はこの第7実施例において用いる薄膜半導体素子製造装置を示す。図18に示すように、この薄膜半導体素子製造装置は、電子サイクロトロン共鳴(ECR)を利用して水素プラズマを発生させるプラズマガンPGを有し、このプラズマガンPGにより発生される水

素プラズマによりプラズマ水素化を行う水素化室C5を有する。MGは電磁石を示す。その他の構成は第4実施例において用いた図13に示す薄膜半導体素子製造装置と同様であるので、説明を省略する。

【0083】このように構成された図18に示す薄膜半導体素子製造装置によれば、まず、レーザアニール室 C_3 内で、ガラスウェハー1上にあらかじめ形成された $a-S_i:$ H薄膜3にレーザ光Lを照射して溶融再結晶化を行った後、真空を破ることなくガラスウェハー1を水素化室 C_5 内に搬送し、この水素化室 C_5 内で、プラズマガンPGにより発生された水素プラズマにより、上述の溶融再結晶化により得られた多結晶 S_i 薄膜4のプラズマ水素化を行う。

【0084】この第7実施例によれば、第4実施例と同様に、多結晶Si薄膜4のプラズマ水素化により電気伝導度の異常な変化が生じるのを防止することができるほか、次のような利点も得ることができる。すなわち、この第7実施例においては、水素プラズマを発生させるために、マイクロ波による励起と電磁石MGによる共鳴切象とを用いたECRを利用して水素ガスの励起を行っているので、水素ガスの励起効率を高くすることができ、これによってプラズマ水素化を高い効率で行うことができる。また、このようにECRを利用してプラズマ水素化を行うことにより、通常のプラズマ水素化法では実現することが困難な、10mTorr以下の低圧力下でのプラズマ水素化が可能である。

【0085】次に、この発明の第8実施例について説明する。図19はこの第8実施例において用いる薄膜半導体素子製造装置を示す。図19に示すように、この薄膜半導体素子製造装置は、第6実施例において用いた図17に示す薄膜半導体素子製造装置の水素化室 C_5 に、絶縁膜を形成するためのCVD室 C_1 が、図示省略した真空搬送系を介してさらに結合された構成を有する。このCVD室 C_1 においては、下部電極はメッシュ電極MEにより構成されている。そして、このCVD2 C_1 内に絶縁膜の形成に必要なガスを導入し、上部電極UEに高周波電力を印加してこの上部電極UEとメッシュ電極MEとの間にプラズマを発生させることによりリモートプラズマCVD3C4CVD3C5CVD4C

【0086】このように構成された図19に示す薄膜半導体素子製造装置によれば、まず、レーザアニール室 C_3 内で、ガラスウェハー1上にあらかじめ形成された $a-S_i:$ H薄膜3にレーザ光しを照射して溶融再結晶化を行った後、真空を破ることなくガラスウェハー1を水素化室 C_5 内に搬送し、この水素化室 C_5 内で、上部電極UE およびメッシュ電極ME 間に発生された水素プラズマにより、上述の溶融再結晶化により得られた多結晶 S_i 薄膜4のリモートプラズマ水素化を行う。次に、真空を破ることなくガラスウェハー1をCVD室 C_1 内に搬送し、このCVD室 C_1 内で、上部電極UE お

よびメッシュ電極ME間に発生されたプラズマを用いて 多結晶Si 薄膜 4上にリモートプラズマC V D 法により 例えばSi O ? 膜 1 2 を形成する。

【0087】この第8実施例によれば、a-Si:H薄膜 3の溶融再結晶化を行った後にこれにより得られる多結晶 Si 薄膜 4の表面を清浄に保ったままこの多結晶 Si 薄膜 4のプラズマ水素化を行うことができるとともに、プラズマ水素化を行った多結晶 Si 薄膜 4の表面を清浄に保ったままこの多結晶 Si 薄膜 4上に SiO_2 膜 12 を形成することができるので、プラズマ水素化により多結晶 Si 薄膜 4の電気伝導度の異常な変化が生じるのを防止することができるとともに、清浄で高品質な多結晶 Si 薄膜 10 20 膜界面を形成することができる.

【0088】図20はこの発明の第9実施例によるpチャネル多結晶SiTFTの製造方法を示す。

【0089】この第9実施例によるpチャネル多結晶SiTFTの製造方法においては、まず、図20Aに示すように、例えば超音波有機洗浄を行った清浄なガラスウェハー1を用意する。

【0090】次に、図20Bに示すように、ガラスウェハー1上に通常のプラズマCVD法によりBドープのaーSi:H薄膜(以下「aーSi:H、B薄膜」という)13を形成し、このaーSi:H、B薄膜13をフォトリソグラフィーおよびエッチングにより、チャネル部に対応する部分が除去されるようにパターニングする。

【0091】次に、図20Cに示すように、通常のプラズマCVD法によりa-Si:H薄膜3を形成する。【0092】次に、図20Dに示すように、例えばドライエッチングによりa-Si:H、B 薄膜13およびa-Si:H 薄膜3をパターニングして島状化する。

【0093】次に、図20Dに示すガラスウェハー1を図19に示す薄膜半導体素子製造装置のレーザアニール室 C_3 内に入れ、このレーザアニール室 C_3 内で、図20Eに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si:H、B薄膜13およびa-Si:H 薄膜3に照射して溶融再結晶化により多結晶Si 薄膜4に変化させる。この際、この多結晶Si 薄膜4のうちのチャネル部となる部分以外の部分には、a-Si:H、B薄膜13中のBがドーピングされることにより、例えば p^+ 型のソース領域14およびドレイン領域15が形成される。ここで、レーザ光Lとしては、より具体的には、例えばXeCI エキシマーレーザによるレーザ光

(波長308nm) やKrFエキシマーレーザによるレーザ光(波長248nm) などを用いることができる。【0094】上述のようにして溶融再結晶化により多結晶Si薄膜4を形成した後、レーザアニール室C3内において、上部電極UEをガラスウェハー1の上方に移動させる。次に、レーザアニール室C3内に水素ガスを導

入した後、上部電極UEに高周波電力を印加して放電を起こさせることにより水素プラズマを形成し、これによって多結晶Si薄膜4のプラズマ水素化を行う。

【0095】次に、図20Eに示すガラスウェハー1を、真空を破ることなく、すなわち大気にさらすことなく、図19に示す薄膜半導体素子製造装置の絶縁膜形成用のCVD室 C_1 内に搬送する。そして、このCVD室 C_1 内で、図20Fに示すように、例えば SiO_2 膜から成るゲート絶縁膜7をリモートプラズマCVD法により形成する。

【0096】次に、図20Fに示すガラスウェハー1を図19に示す薄膜半導体素子製造装置のCVD室 C_1 から外部に取り出した後、図20Gに示すように、ゲート絶縁膜7の所定部分を例えばウェットエッチングにより除去してコンタクトホール7a、7bを形成する。

【0097】次に、図20Gに示すガラスウェハー1の全面に例えばA1膜を真空蒸着などにより形成した後、このA1膜を例えばウェットエッチングによりパターニングして、図20Hに示すように、ゲート電極8、ソース電極9およびドレイン電極10を形成する。なお、このA1膜の膜厚は例えば100nmである。以上により、目的とするpチャネル多結晶SiTFTが完成する。

【0098】図21は上述のようにして製造されたpチャネル多結晶S i TFTのドレイン電流ーゲート電圧特性を測定した結果を示す。ただし、このpチャネル多結晶S i TFTのゲート幅は $20\,\mu$ m、ゲート長は $10\,\mu$ m、ゲート絶縁膜2を構成するS i O_2 膜の厚さは $12\,0$ nmであり、ドレイン電圧は1 Vである。図20からわかるように、多結晶S i 薄膜4のプラズマ水素化により電気伝導度の異常な変化が起こらないため、しきい値電圧が約-1. 8 Vと小さい、良好な特性が得られている。

[0099]以上、この発明の実施例について具体的に 説明したが、この発明は、上述の実施例に限定されるも のではなく、この発明の技術的思想に基づく各種の変形 が可能である。

【0100】例えば、図1に示す薄膜半導体素子製造装置は処理室としてCVD室 C_1 、CVD室 C_2 およびレーザアニール室 C_3 を有しているが、これらに加えて、例えば、化学的表面処理を行う処理室やCVD法以外の方法による成膜室を設けてもよい。ここで、化学的表面処理とは、プラズマ水素化などのプラズマ処理、ガスフロー処理、光処理などをいう。また、CVD法以外の方法による成膜室とは、スパッター室や蒸着室などをいう。

【0101】また、例えば、図1に示す薄膜半導体素子製造装置に、プラズマ重合などによりフォトレジストを形成するフォトレジスト形成室、フォトレジスト露光室およびフォトレジストの露光領域または非露光領域を選

択に除去し、あるいは露光の有無にかかわらずフォトレジスト全体を除去するフォトレジスト除去室を追加すれば、上述の実施例における各種のパターニングを行う際に用いられるフォトレジストパターンの形成およびその除去も、ガラスウェハー1を大気にさらすことなく、連続的に行うことができる。さらに、これに加えて、a‐Si:H、P薄膜を形成するCVD室、エッチング室およびA!膜の蒸着室を設ければ、製造途中でガラスウェハー1を大気にさらすことなく、多結晶SiTFTを製造することも可能である。

【0102】なお、例えば、一つの処理室に複数の処理機能を持たせ、この処理室内で連続的に複数の処理を行うようにしてもよい。第5実施例において用いた図16に示す薄膜半導体素子製造装置はその一例であるが、これ以外に、例えば、図1に示す薄膜半導体素子製造装置におけるレーザアニール室C3とCVD室C1との両機能を併せ持つ一つの処理室内で、レーザアニールと絶縁膜の形成とを連続的に行うようにしてもよい。

【0103】また、この発明は、Si薄膜以外の各種半 導体薄膜を用いた薄膜半導体素子の製造に適用すること が可能である。

[0104]

【発明の効果】以上説明したように、この発明によれば、清浄で高品質の半導体/絶縁膜界面を形成することができることにより、高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

【0105】また、この発明によれば、表面を清浄に保ったまま多結晶半導体薄膜の水素化を行うことができることにより、高性能の薄膜半導体素子を良好な均一性で製造することができる。

【図面の簡単な説明】

【図1】この発明の実施例において用いられるマルチチャンパー型の薄膜半導体素子製造装置を示す略線図である。

【図2】図1に示す薄膜半導体素子製造装置のCVD室の構成の一例を示す断面図である。

【図3】図1に示す薄膜半導体素子製造装置のレーザア ニール室の構成の一例を示す断面図である。

【図4】この発明の第1実施例によるnチャネル多結晶 SiTFTの製造方法を説明するための断面図である。

【図5】図4Bに示す状態に対応する平面図である。

【図6】図4Dに示す状態に対応する平面図である。

【図7】図4Gに示す状態に対応する平面図である。

【図8】図4Hに示す状態に対応する平面図である。

【図9】この発明の第2実施例によるnチャネル多結晶 SiTFTの製造方法を説明するための断面図である。

【図10】図9Hに示す状態に対応する平面図である。

【図11】図9」に示す状態に対応する平面図である。

【図12】大粒径の多結晶Si薄膜を形成する方法を説明するための断面図である。

【図13】この発明の第4実施例において用いられる薄 腹半導体素子製造装置を示す略線図である。

【図14】この発明の第4実施例において溶融再結晶化 およびプラズマ水素化を行うことにより形成された多結 晶Si薄膜の暗伝導度および光伝導度のプラズマ水素化 時の水素ガス圧力依存性の測定結果の一例を示すグラフ である。

【図15】この発明の第4実施例において溶融再結晶化 およびプラズマ水素化を行うことにより形成された多結 晶Si薄膜の暗伝導度および光伝導度のプラズマ水素化 時の水素化時間依存性の測定結果の一例を示すグラフで ある。

【図16】この発明の第5実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図17】この発明の第6実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図18】この発明の第7実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図19】この発明の第8実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図20】この発明の第9実施例によるpチャネル多結晶SiTFTの製造方法を説明するための断面図である。

【図21】この発明の第9実施例により製造されたpチ

ャネル多結晶SiTFTのドレイン電流ーゲート電圧特件の測定結果の一例を示すグラフである。

[図22] レーザ光の照射によりa-Si:H薄膜の溶 融再結晶化を行った後に一旦真空を破ってからプラズマ 水素化を行うことにより形成された多結晶 Si 薄膜の暗 伝導度および光伝導度のプラズマ水素化時の水素化時間 依存性の測定結果の一例を示すグラフである。

【符号の説明】

C1、C2 CVD室

C3 レーザアニール室

C₄ ロポット室

C₅ 水素化室

C₆ レーザアニールおよび水素化室

1 ガラスウェハー

2 a-Si:H、P薄膜

3 a-Si:H薄膜

L レーザ光

4 多結晶Si薄膜

4 a 結晶粒


5、 ソース領域

6 ドレイン領域


7 ゲート絶縁膜


13 a-Si:H、B薄膜


[図2]

















フロントページの続き

(51) Int. Cl. 6

識別記号 庁

Z

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/324 21/336

(72) 発明者 香野 淳

東京都品川区北品川6丁目7番5号 ソニー株式会社内

(72) 発明者 関谷 光信

東京都品川区北品川6丁目7番5号 ソニー株式会社内

(72) 発明者 金谷 康弘 東京都品川区北品川 6 丁目 7 翻5号 ソニ 一株式会社内 (72) 発明者 矢野 三千久 東京都品川区北品川6丁目7番5号 ソニ 一株式会社内